FPGA 功能仿真服务范围
围绕确认的项目输入、工作内容、交付物与验收条件组织实施；是否进入 PoC 或完整开发阶段由双方确认的任务书确定。
适用项目
- 已有目标产品或板卡，需要补齐“Testbench”相关设计与实现
- 已有代码或 IP，需要围绕“协议激励”完成集成、调试或重构
- 平台、器件或接口尚未冻结，需要先验证“自检比对”等关键风险
主要工作内容
- 建立 RTL Testbench 与可重复激励：先将“建立 RTL Testbench 与可重复激励”写入需求与接口基线，明确“Testbench”涉及的对象、参数、依赖和通过条件。
- 实现参考模型、Scoreboard 或自检比对：围绕“实现参考模型、Scoreboard 或自检比对”形成专项设计，记录“协议激励”相关架构、配置、约束和版本。
- 覆盖协议、边界、复位和异常路径：针对“覆盖协议、边界、复位和异常路径”完成工程集成，保留“自检比对”相关构建、日志、问题定位和变更记录。
- 形成回归脚本、失败定位和版本结果：以“形成回归脚本、失败定位和版本结果”为验证重点，在约定环境中执行“边界与异常”相关测试并提交可复核结果。
项目输入
- RTL、参数、接口协议、寄存器表和功能规格
- 时钟、复位、握手、边界与异常行为定义
- 参考模型、测试向量、期望输出和允许误差
- 仿真器、语言标准、第三方库和执行环境
交付物
- Testbench、激励、检查器、断言和仿真脚本：“Testbench、激励、检查器、断言和仿真脚本”用于复现约定实现，提交时绑定目标器件、工具、依赖和源码版本。
- 参考模型或测试向量自动比对工具：“参考模型或测试向量自动比对工具”说明接口、参数、配置与限制，作为系统联调和后续维护依据。
- 功能用例、覆盖范围、日志和关键波形：“功能用例、覆盖范围、日志和关键波形”按任务书列明文件范围、第三方授权边界、构建方法和制品校验值。
- 缺陷清单、修改验证和回归版本记录：“缺陷清单、修改验证和回归版本记录”绑定测试对象、环境、用例、结果与剩余限制，作为阶段或最终验收证据。
验收方法
- 冻结功能点和异常路径均有对应测试用例
- 自检结果、日志和波形可在指定仿真器复现
- 失败用例有根因、修复或限制说明
- 明确标注未覆盖门级时序、板级电气和真实对端测试
能力与结果边界
功能仿真不替代实现后的时序、板级电气和真实对端测试。 未经目标项目验证的厂商参数、理论峰值、路线图或示例工程不作为项目实测结果；最终结论以冻结版本和书面测试证据为准。
FPGA 功能仿真常见问题
功能仿真是否包含时序仿真？
不默认包含。本页以 RTL 功能为主，门级网表、SDF 回标或静态时序分析需在任务书中另行定义。
功能仿真怎样做到自动判定？
通过参考模型、Scoreboard、断言、寄存器检查和期望文件比对形成自检，避免只依赖人工查看波形。
仿真通过后是否可以直接交付 Bitstream？
不能。仍需综合、实现、时序、CDC、板级接口和真实对端验证，具体范围由项目阶段决定。
FPGA 功能仿真的交付范围如何确定？
以项目任务书为准。计划交付的Testbench、激励、检查器、断言和仿真脚本、参考模型或测试向量自动比对工具等内容需逐项列明；第三方 IP、加密网表、厂商库、协议资料和许可证文件受原授权限制。
FPGA 功能仿真周期和报价如何评估？
工作量取决于输入完整度、接口和模块数量、器件与工具成熟度、第三方 IP、板卡状态、软件配套、测试设备及验收深度。完成输入审查后再形成阶段计划与报价。