FPGA I2C 接口开发

适用项目

• 已有目标产品或板卡，需要补齐“Master/Slave”相关设计与实现
• 已有代码或 IP，需要围绕“Clock Stretching”完成集成、调试或重构
• 平台、器件或接口尚未冻结，需要先验证“多设备寻址”等关键风险

主要工作内容

• 定义 Master/Slave、地址与寄存器协议：先将“定义 Master/Slave、地址与寄存器协议”写入需求与接口基线，明确“Master/Slave”涉及的对象、参数、依赖和通过条件。
• 实现起停、应答、仲裁和 Clock Stretching：围绕“实现起停、应答、仲裁和 Clock Stretching”形成专项设计，记录“Clock Stretching”相关架构、配置、约束和版本。
• 设计超时、总线占用与挂死恢复：针对“设计超时、总线占用与挂死恢复”完成工程集成，保留“多设备寻址”相关构建、日志、问题定位和变更记录。
• 联合上拉、电平转换和目标器件验证：以“联合上拉、电平转换和目标器件验证”为验证重点，在约定环境中执行“总线恢复”相关测试并提交可复核结果。

项目输入

• I2C 角色、7/10 位地址、速率模式和器件数量
• 寄存器表、读写事务、重复起始和时序限制
• 上拉电阻、电压域、电平转换器及总线电容条件
• 异常用例，包括 NACK、仲裁丢失、SCL/SDA 拉低和热插拔

交付物

• I2C 控制 RTL、寄存器接口和约束：“I2C 控制 RTL、寄存器接口和约束”用于复现约定实现，提交时绑定目标器件、工具、依赖和源码版本。
• 事务时序、状态机、错误码和恢复策略说明：“事务时序、状态机、错误码和恢复策略说明”说明接口、参数、配置与限制，作为系统联调和后续维护依据。
• 目标器件配置示例及总线波形：“目标器件配置示例及总线波形”按任务书列明文件范围、第三方授权边界、构建方法和制品校验值。
• 正常读写、NACK、超时和挂死恢复测试记录：“正常读写、NACK、超时和挂死恢复测试记录”绑定测试对象、环境、用例、结果与剩余限制，作为阶段或最终验收证据。

验收方法

• 指定地址、事务和速率模式下读写结果正确
• Clock Stretching、NACK 和仲裁行为符合冻结规格
• SCL/SDA 异常占用后可按约定策略恢复或告警
• 板级高低电平和上升时间满足目标器件条件

能力与结果边界

上拉、电平转换和外部器件时序属于板级条件，应与 RTL 联合验证。 未经目标项目验证的厂商参数、理论峰值、路线图或示例工程不作为项目实测结果；最终结论以冻结版本和书面测试证据为准。