Zynq 开发

适用项目

• 已有目标产品或板卡，需要补齐“Zynq PS/PL”相关设计与实现
• 已有代码或 IP，需要围绕“Vivado/Vitis”完成集成、调试或重构
• 平台、器件或接口尚未冻结，需要先验证“PetaLinux”等关键风险

主要工作内容

• 确认 Zynq 系列、PS 配置和板卡接口：先将“确认 Zynq 系列、PS 配置和板卡接口”写入需求与接口基线，明确“Zynq PS/PL”涉及的对象、参数、依赖和通过条件。
• 建立 Vivado Block Design、PL 与地址空间：围绕“建立 Vivado Block Design、PL 与地址空间”形成专项设计，记录“Vivado/Vitis”相关架构、配置、约束和版本。
• 配置 Vitis/PetaLinux、设备树、驱动和启动：针对“配置 Vitis/PetaLinux、设备树、驱动和启动”完成工程集成，保留“PetaLinux”相关构建、日志、问题定位和变更记录。
• 验证 DMA、中断、缓存、外设和系统数据路径：以“验证 DMA、中断、缓存、外设和系统数据路径”为验证重点，在约定环境中执行“设备树与驱动”相关测试并提交可复核结果。

项目输入

• Zynq-7000/UltraScale+ MPSoC 型号、板卡和原理图
• Vivado/Vitis/PetaLinux 版本、BSP、内核和启动介质
• PL IP、AXI、DMA、中断、内存和外设接口
• 应用、数据率、实时性、启动、升级和验收要求

交付物

• Vivado Block Design、RTL、XDC 和硬件平台：“Vivado Block Design、RTL、XDC 和硬件平台”用于复现约定实现，提交时绑定目标器件、工具、依赖和源码版本。
• Vitis/PetaLinux 工程、设备树、驱动和启动制品：“Vitis/PetaLinux 工程、设备树、驱动和启动制品”说明接口、参数、配置与限制，作为系统联调和后续维护依据。
• PS/PL 地址、中断、DMA 和缓存接口说明：“PS/PL 地址、中断、DMA 和缓存接口说明”按任务书列明文件范围、第三方授权边界、构建方法和制品校验值。
• 启动、外设、数据路径、性能和稳定性记录：“启动、外设、数据路径、性能和稳定性记录”绑定测试对象、环境、用例、结果与剩余限制，作为阶段或最终验收证据。

验收方法

• 器件、板卡和工具版本可重复构建
• PS 配置、时钟、复位、地址和中断与硬件平台一致
• 系统按约定介质启动并识别目标外设
• DMA、缓存、异常和应用负载测试有可复核结果

能力与结果边界

具体器件系列、Vivado/Vitis、PetaLinux 和板卡版本按项目确认。 未经目标项目验证的厂商参数、理论峰值、路线图或示例工程不作为项目实测结果；最终结论以冻结版本和书面测试证据为准。