SoC FPGA 開發

適用專案

• 已有目標產品或板卡，需要補齊“PS/PL 劃分”相關設計與實現
• 已有程式碼或 IP，需要圍繞“片上互連”完成整合、除錯或重構
• 平臺、器件或介面尚未凍結，需要先驗證“Linux/RTOS”等關鍵風險

主要工作內容

• 劃分 PS/PL、實時性和啟動責任：先將“劃分 PS/PL、實時性和啟動責任”寫入需求與介面基線，明確“PS/PL 劃分”涉及的物件、引數、依賴和透過條件。
• 建立片上互連、DMA、中斷和記憶體路徑：圍繞“建立片上互連、DMA、中斷和記憶體路徑”形成專項設計，記錄“片上互連”相關架構、配置、約束和版本。
• 配置 BSP、裝置樹、驅動、啟動和升級：針對“配置 BSP、裝置樹、驅動、啟動和升級”完成工程整合，保留“Linux/RTOS”相關構建、日誌、問題定位和變更記錄。
• 整合 PL 模組並完成系統壓力與異常測試：以“整合 PL 模組並完成系統壓力與異常測試”為驗證重點，在約定環境中執行“DMA 與快取”相關測試並提交可複核結果。

專案輸入

• SoC FPGA 型號、板卡、啟動介質、記憶體和外設
• Linux/RTOS/ 裸機、BSP、核心、編譯器和工具版本
• PL 演算法/ 介面、暫存器、DMA、快取和中斷要求
• 啟動時間、實時性、吞吐、升級和異常恢復目標

交付物

• 硬體平臺、RTL/HLS、片上互連和構建工程：“硬體平臺、RTL/HLS、片上互連和構建工程”用於復現約定實現，提交時繫結目標器件、工具、依賴和原始碼版本。
• BSP、裝置樹、驅動、韌體或應用示例的約定部分：“BSP、裝置樹、驅動、韌體或應用示例的約定部分”說明介面、引數、配置與限制，作為系統聯調和後續維護依據。
• 暫存器、DMA、快取、中斷和軟體介面文件：“暫存器、DMA、快取、中斷和軟體介面文件”按任務書列明檔案範圍、第三方授權邊界、構建方法和製品校驗值。
• 啟動、介面、效能、壓力和異常恢復測試記錄：“啟動、介面、效能、壓力和異常恢復測試記錄”繫結測試物件、環境、用例、結果與剩餘限制，作為階段或最終驗收證據。

驗收方法

• PS/PL 劃分、地址、DMA、中斷和快取策略與設計一致
• 系統可按凍結步驟重複構建、啟動和升級
• 應用資料路徑在約定負載下滿足功能與效能條件
• 異常復位、掉電、驅動錯誤和資源耗盡用例有記錄

能力與結果邊界

處理器型號、作業系統、BSP 和工具版本必須隨硬體平臺凍結。 未經目標專案驗證的廠商引數、理論峰值、路線圖或示例工程不作為專案實測結果；最終結論以凍結版本和書面測試證據為準。