FPGA 芯片开发服务服务范围
围绕确认的项目输入、工作内容、交付物与验收条件组织实施；是否进入 PoC 或完整开发阶段由双方确认的任务书确定。
适用项目
- 已有目标产品或板卡，需要补齐“器件选型”相关设计与实现
- 已有代码或 IP，需要围绕“逻辑设计”完成集成、调试或重构
- 平台、器件或接口尚未冻结，需要先验证“IP 集成”等关键风险
主要工作内容
- 澄清现有 FPGA 器件应用开发边界：先将“澄清现有 FPGA 器件应用开发边界”写入需求与接口基线，明确“器件选型”涉及的对象、参数、依赖和通过条件。
- 评估器件、封装、IP、工具和板卡：围绕“评估器件、封装、IP、工具和板卡”形成专项设计，记录“逻辑设计”相关架构、配置、约束和版本。
- 实施逻辑、接口或 SoC 协同开发：针对“实施逻辑、接口或 SoC 协同开发”完成工程集成，保留“IP 集成”相关构建、日志、问题定位和变更记录。
- 完成构建、板卡验证和版本交付：以“完成构建、板卡验证和版本交付”为验证重点，在约定环境中执行“工程验证”相关测试并提交可复核结果。
项目输入
- 目标产品、功能、接口、性能和环境要求
- 候选 FPGA/SoC FPGA、封装、生命周期和供货条件
- 开发板或自研板、原理图、PCB、外设和测试设备
- 现有 RTL/IP/ 软件、工具、许可证和交付要求
交付物
- 器件应用开发范围与排除项清单：“器件应用开发范围与排除项清单”用于复现约定实现，提交时绑定目标器件、工具、依赖和源码版本。
- RTL/IP/SoC 集成工程的约定部分：“RTL/IP/SoC 集成工程的约定部分”说明接口、参数、配置与限制，作为系统联调和后续维护依据。
- 约束、Bitstream、软件接口和构建记录：“约束、Bitstream、软件接口和构建记录”按任务书列明文件范围、第三方授权边界、构建方法和制品校验值。
- 目标板卡功能、时序、接口和稳定性证据：“目标板卡功能、时序、接口和稳定性证据”绑定测试对象、环境、用例、结果与剩余限制，作为阶段或最终验收证据。
验收方法
- 任务书明确本项目属于现有器件应用开发
- 不包含半导体工艺、晶圆、掩膜和 ASIC 流片责任
- 器件、板卡、工具和 IP 条件随版本冻结
- 交付结果以约定工程和目标板卡测试为准
能力与结果边界
本服务不包含 FPGA 半导体器件制造或 ASIC 晶圆流片，项目边界需在立项时确认。 未经目标项目验证的厂商参数、理论峰值、路线图或示例工程不作为项目实测结果；最终结论以冻结版本和书面测试证据为准。
FPGA 芯片开发服务常见问题
FPGA 芯片开发是否包含芯片流片？
不包含。本页中的“芯片开发”指基于现有 FPGA/SoC FPGA 器件的应用设计，不是半导体器件制造或 ASIC 流片。
是否可以协助 FPGA 器件选型？
可在提供接口、资源、环境、成本、供货和生命周期条件后形成候选比较；最终选型还需结合采购和样机验证。
项目中的芯片能力如何验收？
按冻结器件、板卡、工具、IP、功能和测试条件验收，不以厂商理论参数替代项目实测。
FPGA 芯片开发服务的交付范围如何确定？
以项目任务书为准。计划交付的器件应用开发范围与排除项清单、RTL/IP/SoC 集成工程的约定部分等内容需逐项列明；第三方 IP、加密网表、厂商库、协议资料和许可证文件受原授权限制。
FPGA 芯片开发服务周期和报价如何评估？
工作量取决于输入完整度、接口和模块数量、器件与工具成熟度、第三方 IP、板卡状态、软件配套、测试设备及验收深度。完成输入审查后再形成阶段计划与报价。