FPGA 底层开发服务范围
围绕确认的项目输入、工作内容、交付物与验收条件组织实施；是否进入 PoC 或完整开发阶段由双方确认的任务书确定。
适用项目
- 已有目标产品或板卡，需要补齐“器件原语”相关设计与实现
- 已有代码或 IP，需要围绕“Clock/Reset”完成集成、调试或重构
- 平台、器件或接口尚未冻结，需要先验证“I/O 与 SERDES”等关键风险
主要工作内容
- 评估器件原语和硬核资源：先将“评估器件原语和硬核资源”写入需求与接口基线，明确“器件原语”涉及的对象、参数、依赖和通过条件。
- 设计时钟、复位、I/O Bank 与配置路径：围绕“设计时钟、复位、I/O Bank 与配置路径”形成专项设计，记录“Clock/Reset”相关架构、配置、约束和版本。
- 集成 SERDES、片上存储和基础接口：针对“集成 SERDES、片上存储和基础接口”完成工程集成，保留“I/O 与 SERDES”相关构建、日志、问题定位和变更记录。
- 验证器件绑定模块及跨平台迁移限制：以“验证器件绑定模块及跨平台迁移限制”为验证重点，在约定环境中执行“片上存储”相关测试并提交可复核结果。
项目输入
- 目标器件、封装、速度等级、器件手册和勘误
- 时钟树、复位、电源、I/O 标准和 Bank 规划
- SERDES、BRAM/URAM、PLL/MMCM 等资源需求
- 现有原语实例、约束、工具版本和迁移目标
交付物
- 器件原语、时钟复位和 I/O 基础模块：“器件原语、时钟复位和 I/O 基础模块”用于复现约定实现，提交时绑定目标器件、工具、依赖和源码版本。
- 原语参数、约束、Bank 与时钟资源说明：“原语参数、约束、Bank 与时钟资源说明”说明接口、参数、配置与限制，作为系统联调和后续维护依据。
- 基础模块仿真、实现和板级检查记录：“基础模块仿真、实现和板级检查记录”按任务书列明文件范围、第三方授权边界、构建方法和制品校验值。
- 器件依赖、替换方案和跨平台迁移清单：“器件依赖、替换方案和跨平台迁移清单”绑定测试对象、环境、用例、结果与剩余限制，作为阶段或最终验收证据。
验收方法
- 原语和硬核配置与目标器件/ 工具版本一致
- 时钟、复位、I/O 和配置行为按板卡条件验证
- 关键告警、未用管脚和器件勘误完成审查
- 跨平台不可直接复用部分已明确标记
能力与结果边界
底层模块通常与具体器件和工具绑定，跨平台迁移需重新实现和验证。 未经目标项目验证的厂商参数、理论峰值、路线图或示例工程不作为项目实测结果；最终结论以冻结版本和书面测试证据为准。
FPGA 底层开发常见问题
FPGA 底层开发是否包含 Linux 驱动？
不默认包含。本页主要是可编程逻辑和器件资源层，处理器驱动属于 SoC FPGA 或嵌入式开发范围。
器件原语代码能否跨厂商复用？
通常不能直接复用。时钟、存储、I/O、SERDES 和配置原语与厂商架构和工具绑定，需要重新封装与验证。
底层模块如何降低平台绑定？
可通过统一接口、参数化封装和仿真模型隔离厂商原语，但实际实现与约束仍需按目标器件维护。
FPGA 底层开发的交付范围如何确定？
以项目任务书为准。计划交付的器件原语、时钟复位和 I/O 基础模块、原语参数、约束、Bank 与时钟资源说明等内容需逐项列明；第三方 IP、加密网表、厂商库、协议资料和许可证文件受原授权限制。
FPGA 底层开发周期和报价如何评估？
工作量取决于输入完整度、接口和模块数量、器件与工具成熟度、第三方 IP、板卡状态、软件配套、测试设备及验收深度。完成输入审查后再形成阶段计划与报价。