FPGA 程序开发

适用项目

• 已有目标产品或板卡，需要补齐“需求分解”相关设计与实现
• 已有代码或 IP，需要围绕“HDL 工程”完成集成、调试或重构
• 平台、器件或接口尚未冻结，需要先验证“约束实现”等关键风险

主要工作内容

• 将“程序”需求转换为 RTL 功能和接口规格：先将“将“程序”需求转换为 RTL 功能和接口规格”写入需求与接口基线，明确“需求分解”涉及的对象、参数、依赖和通过条件。
• 确认 HDL、IP、约束与目标器件：围绕“确认 HDL、IP、约束与目标器件”形成专项设计，记录“HDL 工程”相关架构、配置、约束和版本。
• 建立仿真、综合和实现流程：针对“建立仿真、综合和实现流程”完成工程集成，保留“约束实现”相关构建、日志、问题定位和变更记录。
• 纳入 FPGA RTL 开发任务统一管理交付：以“纳入 FPGA RTL 开发任务统一管理交付”为验证重点，在约定环境中执行“板卡验证”相关测试并提交可复核结果。

项目输入

• 功能目标、接口协议、数据格式和时序要求
• 目标器件、板卡、工具、IP 和许可证
• 现有 HDL、约束、脚本、固件和测试资产
• 交付源码、Bitstream、文档和验收范围

交付物

• 术语与需求边界说明：“术语与需求边界说明”用于复现约定实现，提交时绑定目标器件、工具、依赖和源码版本。
• RTL 开发输入清单和缺失项：“RTL 开发输入清单和缺失项”说明接口、参数、配置与限制，作为系统联调和后续维护依据。
• 建议的 HDL、工具和验证路线：“建议的 HDL、工具和验证路线”按任务书列明文件范围、第三方授权边界、构建方法和制品校验值。
• 转入 RTL 开发任务书的范围映射：“转入 RTL 开发任务书的范围映射”绑定测试对象、环境、用例、结果与剩余限制，作为阶段或最终验收证据。

验收方法

• 客户所称“程序”已映射到明确的 RTL、软件或制品范围
• 不把普通应用软件流程套用于 FPGA 实现
• 开发、验证和交付责任在任务书中逐项列明
• 主要实现内容与 FPGA RTL 开发页保持一致

能力与结果边界

页面中的“程序”指 FPGA 设计工程，不等同于普通应用软件开发。 未经目标项目验证的厂商参数、理论峰值、路线图或示例工程不作为项目实测结果；最终结论以冻结版本和书面测试证据为准。