联系我们，与优秀的工程师一对一的交谈
稳格科技专注FPGA平台上的JESD204B/C高速数据接口开发，提供从物理层（PHY）到协议层的全栈解决方案。支持多通道同步（最高32通道）、高采样率（>1GSPS）及高分辨率（24bit+）ADC/DAC数据传输，兼容Xilinx UltraScale/Versal、Intel Stratix/Agilex等主流FPGA平台。团队具备10年以上高速接口开发经验，可为客户定制低抖动、高可靠性的JESD204系统，广泛应用于5G通信、雷达信号处理、医疗影像、工业测试等领域。
JESD204协议栈开发
物理层（PHY）设计：优化SerDes配置，支持8B/10B或64B/66B编码，实现低误码率（BER<10⁻¹²）。
链路层开发：实现确定性延迟（Deterministic Latency）控制、帧同步（SYSREF）及错误检测（CRC/ECC）。
传输层适配：支持自定义数据帧封装，兼容ADC/DAC厂商IP核（如TI、ADI、Xilinx）。
多通道同步与优化
支持1-32通道灵活配置，实现通道间相位对齐（<10ps误差）。
开发动态重配置（Dynamic Reconfiguration）功能，支持运行时参数调整（如采样率切换）。
硬件系统设计
FPGA选型与PCB布局指导（针对高速信号完整性、电源完整性优化）。
时钟方案设计（如JESD204专用时钟分配芯片选型与调试）。
系统集成与测试
与ADC/DAC、CPU/DSP等异构平台联合调试。
提供眼图分析、抖动测试、长期稳定性验证（72小时以上连续运行）。
5G通信：大规模MIMO射频前端，支持多通道ADC/DAC数据高速采集与传输。
雷达信号处理：相控阵雷达中多通道数据同步与实时处理。
医疗影像：超声、MRI设备中高分辨率数据传输与低延迟控制。
工业测试：高速示波器、频谱分析仪等测试设备的数据采集与回放。
航空航天：机载传感器数据高速传输与抗辐射加固设计。
高性能低抖动：通过硬件流水线设计与时钟优化，实现通道间抖动<5ps（JESD204C标准）。
全栈开发能力：覆盖物理层到应用层，减少客户技术对接成本。
多厂商兼容性：支持TI、ADI、Xilinx等主流ADC/DAC厂商IP核集成。
快速交付：标准化开发流程+自动化测试工具，缩短项目周期30%以上。
长期技术支持：提供固件升级、故障诊断及生命周期管理服务。
需求：某通信设备商需开发一款64通道5G射频前端，要求JESD204B接口支持16通道×4组并行传输，采样率2.5GSPS，分辨率16bit，总带宽≥160Gbps，且通道间同步误差<10ps。
解决方案：
基于Xilinx Versal FPGA开发JESD204B协议栈，配置16通道×4组SerDes，采用64B/66B编码降低开销。
开发动态时钟分配模块，通过SYSREF信号实现多芯片级联同步。
优化PCB布局，采用阻抗匹配与差分对设计，降低信号串扰。
成果：实测总带宽180Gbps，通道间同步误差稳定在8ps以内，已通过中国移动现网测试，部署于全国5000+基站。
需求：某医疗设备厂商需开发一款高端超声设备，要求JESD204C接口支持128通道并行传输，采样率50MSPS，分辨率24bit，总带宽≥15Gbps，且支持动态重配置（实时切换采样率）。
解决方案：
采用Intel Stratix 10 FPGA实现JESD204C协议栈，配置128通道SerDes，支持8B/10B编码。
开发动态重配置控制器，通过AXI-Lite接口实现运行时参数调整。
集成TI ADC芯片（ADS1282）驱动，优化数据帧封装格式。
成果：系统带宽达18Gbps，采样率切换延迟<1μs，图像分辨率提升50%，已获得FDA认证并批量生产。
需求：某航天研究院需开发一款机载传感器数据采集系统，要求JESD204B接口支持8通道并行传输，采样率1GSPS，分辨率14bit，总带宽≥11.2Gbps，且满足GJB 151B军用电磁兼容标准。
解决方案：
基于Xilinx Kintex UltraScale FPGA开发抗辐射加固型JESD204B协议栈，配置8通道SerDes。
采用三模冗余（TMR）设计，提升系统抗单粒子翻转（SEU）能力。
优化电源设计，通过LDO与DC-DC混合供电降低噪声。
成果：系统带宽达12Gbps，连续运行1000小时无故障，已通过航天五院环境适应性测试，应用于某型号卫星载荷。
在线咨询
电话咨询
微信咨询
回到顶部