FPGA Aurora 接口开发

适用项目

• 已有目标产品或板卡，需要补齐“64B/66B”相关设计与实现
• 已有代码或 IP，需要围绕“8B/10B”完成集成、调试或重构
• 平台、器件或接口尚未冻结，需要先验证“GT 收发器”等关键风险

主要工作内容

• 确定 Aurora 编码、Lane、单工/ 双工和用户接口：先将“确定 Aurora 编码、Lane、单工/ 双工和用户接口”写入需求与接口基线，明确“64B/66B”涉及的对象、参数、依赖和通过条件。
• 集成 GT、参考时钟、复位和通道绑定：围绕“集成 GT、参考时钟、复位和通道绑定”形成专项设计，记录“8B/10B”相关架构、配置、约束和版本。
• 设计流控、缓存、帧或流接口适配：针对“设计流控、缓存、帧或流接口适配”完成工程集成，保留“GT 收发器”相关构建、日志、问题定位和变更记录。
• 执行建链、误码、重连和对端互操作测试：以“执行建链、误码、重连和对端互操作测试”为验证重点，在约定环境中执行“通道绑定”相关测试并提交可复核结果。

项目输入

• Aurora 64B/66B 或 8B/10B、Lane、速率和方向
• FPGA/GT 类型、IP 版本、许可证和参考时钟
• 用户接口、帧/ 流模式、流控、缓存和数据格式
• 对端工程、板卡、连接介质、环回和误码测试条件

交付物

• Aurora IP、GT、时钟复位和用户接口集成工程：“Aurora IP、GT、时钟复位和用户接口集成工程”用于复现约定实现，提交时绑定目标器件、工具、依赖和源码版本。
• Lane、编码、流控、状态和错误计数说明：“Lane、编码、流控、状态和错误计数说明”说明接口、参数、配置与限制，作为系统联调和后续维护依据。
• 环回、对端和数据发生/ 检查测试逻辑：“环回、对端和数据发生/ 检查测试逻辑”按任务书列明文件范围、第三方授权边界、构建方法和制品校验值。
• 建链时间、误码、重连和压力测试记录：“建链时间、误码、重连和压力测试记录”绑定测试对象、环境、用例、结果与剩余限制，作为阶段或最终验收证据。

验收方法

• 冻结 IP、GT、Lane、速率和参考时钟下稳定建链
• 用户数据、帧界定和流控行为符合规格
• 误码结论注明码型、时长、链路和统计口径
• 断链、复位、重连和对端互操作完成验证

能力与结果边界

Aurora 属厂商 IP，版本、许可证、GT 类型和对端实现需共同冻结。 未经目标项目验证的厂商参数、理论峰值、路线图或示例工程不作为项目实测结果；最终结论以冻结版本和书面测试证据为准。