FPGA 时序收敛

适用项目

• 已有目标产品或板卡，需要补齐“XDC/SDC”相关设计与实现
• 已有代码或 IP，需要围绕“关键路径”完成集成、调试或重构
• 平台、器件或接口尚未冻结，需要先验证“物理优化”等关键风险

主要工作内容

• 冻结时钟、I/O 和例外路径约束基线：先将“冻结时钟、I/O 和例外路径约束基线”写入需求与接口基线，明确“XDC/SDC”涉及的对象、参数、依赖和通过条件。
• 分类 Setup/Hold、恢复移除和脉宽失败：围绕“分类 Setup/Hold、恢复移除和脉宽失败”形成专项设计，记录“关键路径”相关架构、配置、约束和版本。
• 执行 RTL、约束、布局布线和物理优化迭代：针对“执行 RTL、约束、布局布线和物理优化迭代”完成工程集成，保留“物理优化”相关构建、日志、问题定位和变更记录。
• 完成 PVT 角、增量构建和最终收敛检查：以“完成 PVT 角、增量构建和最终收敛检查”为验证重点，在约定环境中执行“PVT 分析”相关测试并提交可复核结果。

项目输入

• 可重复构建的 RTL、IP、约束、脚本和工具版本
• 目标器件、速度等级、封装、目标频率和 PVT 条件
• 时钟关系、I/O 时序、例外路径依据和接口芯片参数
• 当前实现报告、关键路径、拥塞、扇出和失败日志

交付物

• 时序约束审查与失败路径分类清单：“时序约束审查与失败路径分类清单”用于复现约定实现，提交时绑定目标器件、工具、依赖和源码版本。
• RTL/ 约束/ 物理实现修改及变更说明：“RTL/ 约束/ 物理实现修改及变更说明”说明接口、参数、配置与限制，作为系统联调和后续维护依据。
• 阶段与最终时序、拥塞、利用率和告警报告：“阶段与最终时序、拥塞、利用率和告警报告”按任务书列明文件范围、第三方授权边界、构建方法和制品校验值。
• 收敛条件、剩余例外、构建命令和版本制品：“收敛条件、剩余例外、构建命令和版本制品”绑定测试对象、环境、用例、结果与剩余限制，作为阶段或最终验收证据。

验收方法

• 冻结的全部分析角和路径组达到书面通过条件
• 例外路径均有功能或接口依据，不以屏蔽替代修复
• 修改后功能回归、CDC 和关键接口行为无新增失败
• 最终报告、实现配置、Bitstream 和源码版本一致

能力与结果边界

收敛结论仅适用于冻结的器件、速度等级、工具、约束和实现配置。 未经目标项目验证的厂商参数、理论峰值、路线图或示例工程不作为项目实测结果；最终结论以冻结版本和书面测试证据为准。